Unità di elaborazione centrale SIMATIC CPU 6ES7416-2XN05-0AB0 6ES7 416-2XN05-0AB0 6ES7416-2XNO5-OABO

6ES7416-2XN05-0AB0∙ SIMATIC S7-400 CPU 416-2 ∙ 5.6MB di memoria di lavoro / MPI/DP + PROFIBUS DP / CiR / 21 unità di espansione / 4.5W

5.6MB di memoria di lavoro

La CPU 416-2 si trova vicino alla parte superiore della famiglia di CPU SIMATIC S7-400.8MB di dati Centinaia di cicli PID, ampio PROFIBUS I/O con grandi tabelle di immagini di processo, database di ricette, buffer di allarme diagnostico,e le strutture dei dati storico si adattano tutti all'interno di questa allocazione di memoria senza che lo sviluppatore del programma debba gestire i vincoli di memoria nel codice utente.

Le due interfacce di comunicazione integrate forniscono domini di rete indipendenti.L'interfaccia combinata MPI/DP gestisce l'operazione master/slave MPI (per terminali di programmazione e HMI) o Profibus DP. La seconda interfaccia PROFIBUS DP dedicata aggiunge una seconda rete DP indipendente. Due reti master DP consentono alle grandi installazioni S7-400 di separare le reti di azionamento dalle reti di strumentazione,mantenere isolati i loro profili di traffico.

Ventiuno slot di unità di espansione supportano un'ampia infrastruttura di I/O direttamente da questa CPU.la CPU 416-2 scala alle più grandi configurazioni di automazione continua dei processi.

Specificità principali

CiR Configurazione in esecuzione

CiR (Configurazione in RUN) consente la configurazione del sistema S7-400 aggiungere o modificare moduli I/O, PROFIBUS DP slaves,e le loro assegnazioni di indirizzi mentre la CPU continua ad eseguire il programma utente e controllare le usciteLa CPU 416-2 supporta CiR con un tempo di sincronizzazione di base di −100 ms e un tempo incrementale di 10 μs per byte I/O coinvolto nel cambiamento.Questa capacità elimina gli spegnimenti pianificati per modifiche di configurazione in ambienti di produzione in cui è necessario un funzionamento continuo.

Scenari di applicazione

Controllo dei processi su larga scala:Trasformazione del petrolio e del gas, reattori chimici, generazione di energia e grandi impianti di trattamento delle acque in cui la complessità del programma richiede la massima memoria.

Architetture PROFIBUS multi-rete:Reti DP separate per azionamenti a velocità variabile e strumentazione di processo, ciascuno su una propria interfaccia, ognuno a velocità di baud ottimizzate.

Sistemi di manutenzione di riserva per sistemi di CPU 416-2 installati:Una corrispondenza esatta del numero di componente preserva il programma, la configurazione hardware e l'architettura di comunicazione del sistema installato.

Domande frequenti

D1: Qual è la differenza tra la CPU 416-2 (6ES7416-2XN05-0AB0) e la CPU 416-3?

La CPU 416-2 ha una memoria di lavoro di 5,6 MB e due interfacce (MPI / DP + DP).Scegli il 416-2 per la memoria massima; scegliere il 416-3 quando per l'architettura di sistema installata è richiesta la terza interfaccia IFM.

D2: Cosa offre il successore 6ES7416-2XP07-0AB0 rispetto a questa unità?

Il 6ES7416-2XP07-0AB0 (CPU 416-2, XP07 variante) fornisce 8MB di memoria di lavoro (4MB di codice + 4MB di dati), rispetto a 5,6MB per questa unità.Entrambi hanno la stessa coppia di interfacce MPI/DP e PROFIBUS DP e sono fisicamente compatibili con gli stessi rack S7-400..

D3: La CPU 416-2 può funzionare nei sistemi ridondanti S7-400H?

No. Le configurazioni S7-400H ridondanti richiedono CPU di classe H specificamente designate (CPU 412H, CPU 414H, CPU 417H) con interfacce per moduli di sincronizzazione.La CPU standard 416-2 è per sistemi S7-400 non ridondanti. Una CPU di classe H deve essere specificata se è richiesta la ridondanza di standby a caldo.

D4: Questa CPU supporta solo STEP 7 Classic o anche TIA Portal?

La CPU 416-2 è programmata con STEP 7 Classic (V5.x).ma l'ingegneria e la manutenzione dei programmi legacy per i sistemi CPU 416-2 installati sono in genere eseguiti in STEP 7 ClassicVerificare la compatibilità del portale TIA con la revisione del firmware specifico installato.

Q5: Qual è il significato del valore di carico base CiR di −100 ms?

Il valore negativo indica che per le modifiche CiR con una complessità di base (senza byte di I/O aggiuntivi), il tempo di ciclo della CPU può essere accorciato piuttosto che esteso durante l'evento di riconfigurazione.Il termine di 10μs per byte di I/O aggiunge il tempo di scansione proporzionalmente per ogni byte di I/O coinvolto nella modificaPer le modifiche che interessano molti byte I/O, il tempo totale di sincronizzazione CiR è pari a −100 ms più (n × 10μs), dove n è il numero di byte I/O.